Trong kiểm tra quét giới hạn, các mạch thử nghiệm tích hợp vào các loại ICs khác nhau trên bảng hình thành các kết nối tạm thời giữa các dấu vết pcb để thử nghiệm rằng các ICs được lắp đặt đúng. Thử nghiệm quét giới hạn yêu cầu tất cả các ICs được thử nghiệm sử dụng quy trình cấu hình thử nghiệm tiêu chuẩn, phổ biến nhất là nhóm hành động kiểm tra khớp (JTAG). Kiến trúc kiểm tra JTAG cung cấp một ý nghĩa để thử nghiệm interconnects giữa các mạch tích hợp trên một bảng mà không sử dụng kiểm tra vật lý. JTAG công cụ nhà cung cấp cung cấp nhiều loại kích thích và thuật toán tinh tế, không chỉ để phát hiện ra các mạng lưới thất bại, mà còn để cô lập lỗi cho các lưới cụ thể, thiết bị, và ghim.
Thủ tục cấu hình thử nghiệm thường xuyên nhất cho ICs là gì?
nhóm hành động thử nghiệm